AREX Feed Article
定制 HBM 市场预计明年全面开启：NVIDIA 称 NVHBM 数据交换较 HBM4E 最高提升 30%、功耗降 15%，三星据报考虑由台积电代工 base die
据 10 月 26 日报道，按单个客户需求定制的高带宽内存（HBM）市场预计在明年全面开启：内存厂商正从面向多家客户开发标准化产品，转向与客户的 AI 半导体架构从设计初期就联合开发的模式。报道将 NVIDIA 今年 8 月发布的定制 HBM「NVHBM」列为典型案例：按 NVIDIA 的说法，NVHBM 置于中央处理芯片两侧，可让内存每秒可交换的数据量较标准 HBM4E 最高提升 30%，并把 HBM 功耗降低 15%；这两项数字均为 NVIDIA 单方口径，尚未经独立核实。
报道还披露，为满足特定要求，三星正考虑由竞争对手台积电（TSMC）代工制造 NVIDIA 定制内存的 base die（DRAM 堆叠底部的基底裸片）。该安排同样出自报道口径，三星未予确认，也未获独立核实。
（图：NVIDIA 官方博客 2026 年 8 月 26 日发布的 NVHBM 架构示意）
base die：HBM「公寓楼」的一楼
定制 HBM 是按客户 AI 半导体的结构与用途量身设计的内存方案，其关键部件就是 base die：它贴在 DRAM 堆叠层最下方，负责与外部 AI 芯片交换数据。Chosun 用公寓楼作比——上层楼面用来存储数据，base die 就是连接外界的一楼；定制 HBM 的思路，是把客户专有功能直接嵌入这一层，并据此优化数据传输性能与功耗。
随之改变的是竞争范围：内存厂商过去比拼存储容量与速度，现在要比的是整个 AI 系统的性能与能效。定制 HBM 因设计复杂、附加功能更多，价格高于标准版本；随着 Google、Amazon 等科技公司扩大 ASIC（专用集成电路）开发，按每款芯片的结构与用途定制 HBM 的需求预计继续增长。
NVHBM：把内存控制器从 XPU 搬进 base die
NVIDIA 8 月 26 日在宣布，将 NVHBM 纳入 NVLink Fusion——其面向超大规模数据中心客户与 AI 公司的半定制基础设施组件体系。按官方解释，传统 HBM 架构把内存控制器放在计算芯片（NVIDIA 称为 XPU）的裸片上，占用本可用于计算的硅面积；NVHBM 则把 NVIDIA 定制的内存控制器直接集成进 HBM 的 base die，并采用与 NVIDIA 未来 GPU 相同的技术。NVIDIA 称，与标准 HBM4E 相比，这一设计带来最高 30% 的内存带宽提升、15% 的 HBM 功耗下降，并为 XPU 计算裸片腾出最多 25% 的面积。
NVIDIA 还表示将建立标准化的 NVHBM 实现，由多家内存合作伙伴验证并提供，以减少客户跨供应商集成、验证内存的工程量，给 NVLink Fusion 客户一条更快推出定制 AI 芯片的路径。Amazon 旗下 Annapurna Labs 率先基于 NVHBM 开展工作：其下一代 Trainium 芯片将从 Trainium4 起支持 NVLink Fusion，按官方说法，这将让 Amazon 自研芯片与 NVIDIA GPU 在统一的机架级架构下协同。Annapurna Labs 副总裁 Nafea Bshara 在公告中说：「NVHBM 代表了一种推进高带宽内存性能与能效的新架构方法，我们期待这项技术合作造福 AWS 未来的基础设施设计。」
（图：NVIDIA 供图，经 TrendForce 2026 年 10 月 19 日报道转载）
客户走进 HBM 内部设计，内存厂商接下逻辑电路的活
Chosun 观察到，协作结构正在改变：NVIDIA、Google 等 AI 芯片开发商已参与 HBM 内部设计，内存公司则超越 DRAM 本身，参与包括客户定制控制电路在内的逻辑设计；双方不再只是把各自生产的芯片连接起来，而是在设计、工艺、封装的早期阶段就共同协调。对三星电子、SK hynix 这样传统上主导 base die 设计的内存公司来说，NVHBM 意味着既要与客户 NVIDIA 协作设计，还要补强面向客户定制电路的逻辑设计能力。
代价落在 base die 的空间分配上。过去内存公司独自设计 base die 并分配电路，在定制 HBM 中则必须与客户共同决定客户专有电路的面积。Chosun 援引一位半导体行业人士的话说：「半导体归根结底是比谁能把更多电路塞进最小的空间。如果客户的电路占据了 base die 更多面积，内存厂商就得把自己的电路压进更窄的空间。」设计复杂度随之上升，可能还需要更精细的制程。
三星据报考虑由竞争对手台积电代工 NVIDIA 的 base die
这轮「考虑」在此前的产业链报道中已有铺垫： 10 月 19 日援引《首尔经济》（Seoul Economic Daily）报道称，NVIDIA 已要求三星、SK hynix、美光（Micron）三家在 NVHBM 的 base die 上采用台积电 3nm 工艺，目的是统一各供应商的生产、保证 HBM 性能一致并简化验证；统管三星代工业务的 DS（Device Solutions）部门经内部评估后，据称已同意相关要求。报道还引述行业估算称，台积电 3nm 良率超过 90%，而三星 2nm 工艺（SF2）约在 60%。
产能是另一重现实约束。据 TrendForce 援引台积电 10 月 15 日法人说明会的信息，3nm 占其第三季度晶圆销售额的 33%，为各制程节点中占比最高；董事长兼总裁魏哲家宣布将在台南再建一座 3nm 工厂，预计 2028 年上半年量产。三星同时留有后手：《首尔经济》称，三星正同步在自家 2nm 工艺上验证 NVHBM base die 生产，以备台积电产能受限时替代；其今年早些时候量产的 HBM4 与正在做生产验证的 HBM4E，base die 仍采用三星自有代工的 4nm 工艺，核心裸片（core die）由华城、平泽园区的 1c DRAM 产线制造；面向 AMD 等其他客户的定制 HBM，三星将继续采用 base die 自产的一站式（turnkey）模式。TrendForce 另提到，韩国 ZDNet 9 月即报道过三星在定制 HBM base die 上「自有代工＋台积电」的双轨策略——三星与台积电四年前就曾为 HBM 兼容台积电 GPU 封装工艺而合作，若此番落地，将是双方合作首次延伸到 HBM 制造本身。
生产主导权出现新变数，但厂商判断定制趋势难以逆转
Chosun 报道称，生产主导权是另一个变量：如果 AMD、Broadcom 等 AI 芯片开发商也要求 base die 采用台积电工艺，内存公司可能在拿到 HBM 订单的同时，把核心部件的生产外包出去；自营代工的三星电子可能因此难以把 HBM 订单与自有代工产能挂钩，内存公司 HBM 的生产排期也会更依赖台积电的制造能力与产能分配。报道还提到，分析人士建议内存公司按单个客户的盈利能力、对特定客户与代工厂的依赖度，谨慎平衡标准与定制 HBM 的产品比例。
SK hynix 开发部门负责人（社长）Ahn Hyun 10 月 14 日在半导体展览会（SEDEX）的主题演讲中给出行业判断：「标准与定制 HBM 将会共存，但定制趋势最终将占据主导。」